


Цифро-аналогові перетворювачі



Аналогово-цифрові перетворювачі

DAC

Цифро-аналогові перетворювачі (ЦАП) – електронні пристрої, що перетворюють вхідні цифрові сигнали (як правило, у двійковому вигляді) у аналогові вихідні.

У загальному випадку мікросхему ЦАП можна подати у вигляді блоку (рис.1), що має кілька цифрових входів та один аналоговий вхід, а також аналоговий вихід.




Рис. 1. Мікросхема ЦАП

На цифрові входи ЦАП подається ***n*-розрядні коди**, аналоговий вхід – **опорна напруга U_{REF}** . Вихідним сигналом є напруга $U_{вих}$ (U_o) або струм $I_{вих}$ (I_o). При цьому вихідний струм або вихідна напруга пропорційні вхідного коду та опорній напрузі. Для деяких мікросхем опорна напруга повинна мати строго заданий рівень, для інших допускається змінювати її значення в широких межах, у тому числі змінювати її полярність (позитивну на негативну та навпаки). Крім інформаційних сигналів мікросхеми ЦАП вимагають також підключення одного або двох джерел живлення та загального дроту. Зазвичай цифрові входи ЦАП забезпечують сумісність із стандартними виходами мікросхем ТТЛ.

DAC

У разі коли ЦАП має струмовий вихід, його вихідний струм перетворюється на вихідну напругу за допомогою зовнішнього операційного підсилювача та вбудованого в ЦАП резистора R_{oc} , один з виводів якого виведений на зовнішній вивід мікросхеми (рис. 2).





Рис. 2. Перетворення вихідного струму ЦАП у вихідну напругу

Суть перетворення вхідного цифрового коду у вихідний аналоговий сигнал досить проста. Вона полягає у підсумовуванні кількох струмів (за кількістю розрядів вхідного коду), **кожен наступний з яких удвічі більший за попередній**. Для отримання цих струмів використовуються транзисторні джерела струму або резистивні матриці, комутовані транзисторними ключами.

За схемою реалізації ЦАП поділяють на: паралельні із підсумовуванням (напруг, або зарядів, або струмів); послідовні з широтно-імпульсною модуляцією або на конденсаторах, що перемикаються; прямого перетворення.

ЦАП паралельного типу

Робота ЦАП паралельного типу полягає в підсумовуванні струмів, сила кожного пропорційна вазі двійкового розряду. Причому підсумовуються лише струми розрядів, рівних логічній одиниці. Величини струмів визначаються геометричною прогресією: $I = I_0^n$ де n – кількість розрядів, I_0 – мінімальний струм додавання.



Найпростіша схема трирозрядного ЦАП, що реалізує цей принцип, показано на рис. 3. Співвідношення опорів струмоздавальних резисторів суматора в цьому випадку має бути 1:2:4.

Залежність рівня вихідного сигналу стану керуючих ключів три розрядного ЦАП паралельного типу

Ключ (вага ключа)			Вихідний сигнал
S3 (0,25)	S2 (0,50)	S1 (1,00)	
0	0	0	0
1	0	0	0,25
0	1	0	0,50
1	1	0	0,75
0	0	1	1,00
1	0	1	1,25
0	1	1	1,50
1	1	1	1,75

Рис. 3. Структурна схема найпростішого три розрядного ЦАП паралельного типу із підсумовуванням вагових струмів

ЦАП паралельного типу

Схема n -розрядного ЦАП паралельного типу із підсумовуванням вагових струмів показано на рис. 4. Недоліком такого ЦАП є складність забезпечення прийнятної точності номіналів резистивних елементів, а також те, що до цих елементів входить електричний опір ключів - величина нестабільна




Рис. 4. Схема n -розрядного ЦАП паралельного типу із підсумовуванням вагових струмів




Рис. 5. Схема n -розрядного ЦАП з матрицею постійного опору



Більш досконалыми й найпростішими є ЦАП з матрицею R - $2R$ постійного опору, рис. 5 стали промисловим стандартом. Вони виконані на прецизійних резисторах лише двох стандартних номіналів R та $2R$.

Швидкодія ЦАП визначається частотними властивостями ключів, що управляють. Час встановлення вихідної напруги для загальнодоступних перетворювачів масових серій ЦАП з ключами МОП-транзисторах – 10 мкс. При роботі швидкодіючих ЦАП, через їх недосконалість, найчастіше спостерігаються імпульсні завади – голкоподібні викиди чи провали вихідної напруги. Ці викиди можуть призвести до спотворення інформації.


ЦАП паралельного типу

Іноді буває необхідно зменшити кількість розрядів ЦАП. Для цього треба подати сигнали логічного нуля на необхідну кількість молодших розрядів ЦАП (але не старших розрядів). На рис. 6 показано, як із 10-розрядного ЦАП можна зробити 8-розрядний ЦАП, подавши нулі на два молодші розряди. Збільшення кількості розрядів ЦАП є набагато складнішим завданням, що вимагає побудови складних аналогових схем, тому воно зустрічається досить рідко, значно простіше підібрати мікросхему з потрібною або з більшою, ніж потрібно, кількістю розрядів

Основне застосування мікросхем ЦАП полягає у отриманні аналогового сигналу із послідовності цифрових кодів. Як правило, коди подаються на входи ЦАП через паралельний регістр, що дозволяє забезпечити одночасність зміни всіх розрядів коду ЦАП.




ЦАП паралельного типу



Якщо ж подавати коди на вхід ЦАП з високою частотою, можна отримати генератор (синтезатор) аналогових сигналів довільної форми. У найпростішому випадку джерелом вхідних кодів ЦАП можна використовувати звичайний двійковий лічильник.


Вихідна напруга ЦАП буде зростати при цьому на величину $2^{-n}U_{REF}$ з кожним тактовим імпульсом, формуючи пилкоподібні вихідні сигнали амплітудою U_{REF} . Тривалість кожної сходинки дорівнює періоду тактового генератора T , а період всього вихідного сигналу дорівнює $2^n T$

Якщо необхідно сформувати аналогові сигнали довільної форми (синусоїдальні, шумові, трикутні, імпульсні і т. д.), то як джерело кодів, що надходять на ЦАП, використовують пам'ять, що працює в режимі читання



ЦАП паралельного типу

Якщо пам'ять постійна, то набір форм сигналів, що генеруються, задається програмно. Вихідний сигнал ЦАП складається з сходинок, висота яких кратна $2^{-n}U_{REF}$. Амплітуда вихідного сигналу не перевищує U_{REF}



ЦАП з широтно-імпульсною модуляцією




Рис. 10. ЦАП з широтно-імпульсною модуляцією: а) структурна схема; б) часова діаграма

Найпростіше організовується цифроаналогове перетворення в тому випадку, якщо мікроконтролер має вбудовану функцію широко-імпульсного перетворення. Вихід ШІМ керує ключем S . У залежності від заданої розрядності перетворення контролер за допомогою власного таймера/лічильника формує послідовність імпульсів, відносна тривалість яких визначається співвідношенням

$$\gamma = \frac{D}{2^N} \quad \begin{array}{l} N - \text{розрядність перетворення,} \\ D - \text{код перетворення} \end{array}$$

Фільтр нижніх частот згладжує імпульси, виділяє середнє значення напруги. У результаті вихідна напруга перетворювача

$$V_{OUT} = \gamma V_{REF} = \frac{D V_{REF}}{2^N}$$

Розглянута схема забезпечує ідеальну лінійність перетворення, не містить прецизійних. Основний її недолік – низька швидкодія.

ADC

Аналого-цифрові перетворювачі (АЦП) – електронні пристрої, що перетворюють вхідні аналогові сигнали у вихідні цифрові дані, придатні для подальшої взаємодії з елементами цифрової техніки

На рисунку показаний простий резистивний АЦП східчастого типу з трьома ключами. Резистори складені в $R/2R$ конфігурації. Номінали резисторів не важливі; опір може бути 10 кОм, 100 кОм. Кожен з ключів $S_0...S_2$ може підключати один вивід одного резистора номіналом $2R$ між землею і вхідною опорною напругою, V_{REF} . На рисунку показано, що відбувається, коли S_2 замкнутий "ON" (з'єднаний із V_{REF}), а S_0 і S_1 розімкнені "OFF" (з'єднані із землею). У результаті падіння напруги на послідовно-паралельній резистивній ділянці остаточна вихідна напруга (V_0) стає рівною $0,5V_{REF}$. Можна так само обчислити V_0 для всіх інших комбінацій ключів





Рис. 11. Бітові АЦП

ADC



Положення			Вихідна напруга V_{OUT}
S2	S1	S0	
OFF	OFF	OFF	0
OFF	OFF	ON	$0,125 \cdot V_{REF}(1/8 - V_{REF})$
OFF	ON	OFF	$0,25 \cdot V_{REF}(2/8 - V_{REF})$
OFF	ON	ON	$0,375 \cdot V_{REF}(3/8 - V_{REF})$
ON	OFF	OFF	$0,5 \cdot V_{REF}(4/8 - V_{REF})$
ON	OFF	ON	$0,625 \cdot V_{REF}(5/8 - V_{REF})$
ON	ON	OFF	$0,75 \cdot V_{REF}(6/8 - V_{REF})$
ON	ON	ON	$0,875 \cdot V_{REF}(7/8 - V_{REF})$

Вихідна напруга є поданням комбінації положень ключів. Кожен додатковий біт у таблиці додає $V_{REF}/8$ до загальної напруги. Або, іншими словами, вихідна напруга дорівнює двійковому числу комбінації $S0...S2$, помноженому на $V_{REF}/8$. Такий 3-бітовий АЦП має 8 можливих станів, і кожен крок напруги складає $V_{REF}/8$.

Якщо додати ще одну $R/2R$ пару і ще один ключ до схеми, отримаємо схему з чотирма ключами і шістнадцятьма кроками по $V_{REF}/16$ вольт кожна. Схема з вісьмома ключами має 256 рівнів кожний по $V_{REF}/256$ вольт. Замінивши механічні ключі в схемі на електронні, можна створити повноцінний інтегральний АЦП

ADC

При використанні АЦП відбувається перетворення безперервної в часі функції, що описує вихідний аналоговий сигнал, у безперервну послідовність цифрових сигналів (даних), віднесених до деяких фіксованих моментів часу.

Основними параметрами АЦП є: роздільна здатність, точність та швидкодія. Мікросхему АЦП можна подати у вигляді блоку, що має один аналоговий вхід, один або два входи для подачі опорної (зразкової) напруги, а також цифрові виходи для видачі коду, що відповідає поточному значенню аналогового сигналу




Рис. 12. Мікросхема АЦП

Мікросхему АЦП можна подати у вигляді блоку, що має один аналоговий вхід, один або два входи для подачі опорної (зразкової) напруги, а також цифрові виходи для видачі коду, що відповідає поточному значенню аналогового сигналу (рис. 12).

Часто мікросхема АЦП має також входи для подачі тактового сигналу CLK , сигналу дозволу роботи CS та вихід для видачі сигналу RDY , що вказує на готовність вихідного цифрового коду. На мікросхему подається одна або дві напруги живлення.

ADC

Опорна напруга АЦП визначає діапазон вхідної напруги, в якому проводиться перетворення. Вона може бути постійною або допускати зміну в деяких межах.

Вихідний цифровий код N (n -розрядний) відповідає рівню вхідної напруги. Код може набувати 2^n значень, тобто АЦП може розрізняти 2^n рівнів вхідної напруги. Кількість розрядів вихідного коду n є найважливішою характеристикою АЦП. У момент готовності вихідного коду видається сигнал закінчення перетворення RDY , яким зовнішній пристрій може читати код N

Як базовий елемент будь-якого АЦП використовується компаратор напруги (рис. 13), який порівнює дві вхідні аналогові напруги і в залежності від результату порівняння видає вихідний цифровий сигнал нуль або одиницю. Компаратор працює з великим діапазоном вхідної напруги та має високу швидкодію (затримка порядку одиниць наносекунд).





Рис. 13. Компаратор напруги

АЦП послідовного типу

Існує два основні принципи побудови АЦП: **послідовний та паралельний**. У послідовному АЦП вхідна напруга послідовно порівнюється одним єдиним компаратором з декількома еталонними рівнями напруги, і в залежності від результатів цього порівняння формується вихідний код. Найбільшого поширення набули АЦП на основі так званого **регістру послідовних наближень**



Вхідна напруга подається на вхід компаратора, на інший вхід якого подається еталонна напруга, що ступінчасто змінюється в часі. Вихідний сигнал компаратора подається на вхід регістру послідовних наближень, що тактується зовнішнім тактовим сигналом. Вихідний код регістру послідовних наближень надходить на ЦАП, який з опорної напруги формує змінну еталонну напругу.

АЦП послідовного типу


Регістр послідовних наближень працює так, що в залежності від результату попереднього порівняння вибирається наступний рівень еталонної напруги за таким алгоритмом:

- у першому такті вхідний сигнал порівнюється з половиною опорної напруги;
- якщо вхідний сигнал менше половини опорної напруги, то на наступному такті він порівнюється з чвертю опорної напруги (тобто половина опорної напруги зменшується на чверть). Одночасно регістр послідовних наближень записується старший розряд вихідного коду, рівний нулю;
- якщо вхідний сигнал більше половини опорної напруги, то на другому такті він порівнюється з $3/4$ опорної напруги (тобто половина збільшується на чверть). Одночасно в регістр послідовних наближень записується старший розряд вихідного коду, що дорівнює одиниці;
- потім ця послідовність порівнянь повторюється потрібне число разів зі зменшенням на кожному такті вдвічі ступеня зміни еталонної напруги (на третьому такті – $1/8$ опорної напруги, на четвертому – $1/16$ тощо).

Усього перетворення займає n тактів. В останньому такті обчислюється молодший розряд. Цей процес досить повільний, вимагає кількох тактів, причому протягом кожного такту повинні встигнути спрацювати компаратор, регістр послідовних наближень та ЦАП із виходом за напругою. Тому послідовні АЦП досить повільні, мають порівняно великий час перетворення та малу частоту перетворення.

АЦП паралельного типу

В АЦП паралельного типу обробка вхідного сигналу проводиться за допомогою **лінійки компараторів**, резистивний дільник яких підключений паралельно джерелу опорного (еталонного) $U_{оп}$ сигналу. Кількість компараторів й, відповідно, точність перетворення визначається розрядністю перетворення.




Для n -розрядного перетворювача необхідно використовувати 2^{n-1} компараторів та 2^n прецизійних резисторів. Так, наприклад, для трирозрядного перетворювача необхідно 7 компараторів. Відповідно, чим вища розрядність АЦП, тим складніша його схема, вища вартість та енергоспоживання. Найбільш поширені 10/11/12-бітові АЦП, що відповідає 1024/2048/4096 ступеням вхідної напруги, з яких формується вихідний сигнал.

Перемикання рівня вихідного сигналу АЦП із зміною рівня вхідного відбувається ступінчасто, з однаковим кроком, який називають рівнем або кроком квантування n .

Рис. 15. Спрощена структурна схема трирозрядного паралельного АЦП

АЦП паралельного типу



Крок квантування визначається розрядністю АЦП і визначається прецизійним резистивним входним дільником. Сигнали з виходів компараторів DA1-DA7 подаються на вхід пріоритетного шифратора, частиною якого є тригери DD1-DD3. Відповідність рівня входного аналогового сигналу вихідному цифровому коду, що формується, наведено у табл.





Вхідна напруга, $U_{вх}/n$	Логичний рівень									
	на виході компаратора							на виході тригера		
	DA7	DA6	DA5	DA4	DA3	DA2	DA1	DD3	DD2	DD1
0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	1	0	0	1
2	0	0	0	0	0	1	1	0	1	0
3	0	0	0	0	1	1	1	0	1	1
4	0	0	0	1	1	1	1	1	0	0
5	0	0	1	1	1	1	1	1	0	1
6	0	1	1	1	1	1	1	1	1	0
7	1	1	1	1	1	1	1	1	1	1

Іноді буває необхідно зменшити кількість розрядів АЦП. У цьому випадку необхідна кількість молодших розрядів вихідного коду мікросхеми просто не використовується.

ADC



Перетворення вхідного сигналу 0,37 В з використанням АЦП. Лічильник стартує з 0, при цьому напруга 0 В на виході ЦАП. Лічильник рахує на додавання, збільшуючи напругу на виході ЦАП до тих пір, поки компаратор не змінить свій стан, після чого лічильник постійно перемикається для підтримки виходу ЦАП на одному рівні з вихідною величиною.



Перетворення вхідного сигналу 3 В з використанням АЦП. Система послідовних наближень встановлює біт 7 і видає 2,5 В на виході ЦАП, вихід компаратора – високий, оскільки вхідний сигнал більше рівня ЦАП. Встановлюється біт 6, на виході ЦАП отримуємо 3,75 В. Вихід компаратора переходить в низький рівень, тому біт 6 скидається та встановлюється біт 5. Процес продовжується до тих пір, поки не встановляться всі 8 бітів.




Рис. 16. Три типи АЦП: а) слідкувальний; б) паралельний; в) послідовних наближень